19日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 昭63-208215

@Int_Cl_4 H 01 L 21/30

識別記号

庁内整理番号

母公開 昭和63年(1988)8月29日

3 4 1

J-7525-5F

審査請求 未請求 発明の数 1 (全5頁)

69発明の名称 電子線播画装置

> ②特 頭 昭62-40250

纽出 願 昭62(1987)2月25日

⑦発 明 考 Ш 基

東京都青梅市今井2326番地 株式会社日 ウ製作所デバイス

開発センタ内

73発 明 文 夫 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

OH: 株式会社日立製作所 籅

東京都千代田区神田駿河台4丁目6番地

20代 理 弁理士 小川 勝男 外1名

1,発明の名称

電子線描面設置

- 2. 特許請求の範囲
 - 1. 所定の描画データに基づいて制御される電子 線によって被補関物に所定の図形を描画する複 数の電子線描画系と、前記描画データを保持し た描画データ格納部と複数の前記電子模描画系 との間に介設され、抜措面データ格納部から転 送される前記描述データを一時的に保持する道 数のパッファメモリとを備え、各々の前記電子 **線描画系は複数の前記パッファメモリのいずれ** にも接続可能にされていることを特徴とする電 子级描画装置。
 - 2、前記描画データ格納部から複数の前記パッフ ァメモリの各々に互いに異なる図形の描画デー タがそれぞれ転送され、複数の前配電子線機画 系はそれぞれ異なる前記パッファメモリに交互 に接続されることを特徴とする特許請求の範囲 第1項記載の電子線描面装配。

- 3. 前記被接面物が、感電子線レジストが露布さ れた半導体ウェハであり、放半導体ウェハに営 子線によって所定の図形を描画して感光させる 露光操作を行うことを特徴とする特許請求の範 囲第1項記載の電子線 描画装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、電子線描画技術に関し、特に、半導 体装置の製造におけるリソグラフィにおいて、半 導体ウェハなどに強布された感電子被レジストを 電子線の照射によって所定の図形に露光する電子 線露光に適用して有効な技術に関する。

【従来の技術】

半導体装置の製造などにおける電子線描面技術 については、株式会社工業制査会、昭和56年1 1月10日発行、「電子材料」1981年11月 号別母、P110~P116に記載されている。 ところで、半導体装置の製造におけるリッグラ フィ技術においては、半導体素子の微糊化および 多品種少量化などに対応するため、フォトマスク

などの原版を透過した光によって半期体ウェハに 所定の図形を転写する光露光に代えて、感電子線 レジストが塗布された半導体ウェハに電子線によって直接的に所定の図形を描画して露光すること が行われる場合がある。

この場合、一般に、半導体ウェハに形成される 半導体集積回路構造などに基づいて自動設計シス テムなとによって生成された機画データは、大な 量の磁気ディスクなどの記憶媒体に格納され、、さらに必要に応じて高速なアクセスが可能なパッファメモリに伝送された機画で する制御部がパッファメモリに保持された福画データに基づいて電子機を制御することにより、半 場体ウェハなどの表面に目的の図形がAを (発明が解決しようとする問題点)

一方、前記の描画データは通常極めて大量であり、転送などに比較的長時間を要するため、電子 破描画装置による露光操作は光露光などに比較し て単位時間当たりの半導体ウェハの処理量が低く なることは避けられないものである。

ァメモリへの協画データの転送待時間を短縮して、 単位時間当たりに処理される被揺画物の数量を増加させることが可能な電子線協画技術を提供する ことにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および経付図面から明らかになるであろう。

[問題点を解決するための手段]

本願において 期示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、所定の協画データに基づいて制御される電子線によって被描画物に所定の図形を保持である複数の電子線描画系と、協画データを保持の配に介設され、この協画データ格納部から転送される物画データを一時的に保持する複数のパックの電子線描画系はな数である。

(作用)

このため、たとえば、大容量の磁気ディスクなどの記憶媒体に複数系列のバッファメモリおよび電子線露光系を単に並列に接続して処理量を向上させることが考えられる。

このことは、個々の電子被補関系が高価である ことを考慮すれば、半導体装置の製造における生 度性の向上などにおいて質要な問題となるもので ある。

本発明の目的は、描画データ格納部からパッフ

[爽施例]

第1 図は、本発明の一実施例である電子線描面 装置の要部を示すプロック図である。

・本実施例の電子越接面設置は、機関データ格納部1と、複数のパッファメモリM1、パッファメモリM3、パッファメモリM3、パッファメモリM4と、複数の電子磁機関系Aおよび電子線接回

系Bとを備えている。

描画データ格納郎1は、たとえば大容量磁気ディスクなどで構成されるものであり、図示しない画像処理システムや自動配置配線システムなどからなるデザイン・オートメイションなどによって得られた複数種の図形に関するの機画データなどが保持されるものである。

電子線් 國系 A および B は、それぞれ、電子線 制御信号発生部 2 a 、電子線 機 画部 3 a 、および 電子線制御信号発生器 2 b 、電子線 機 画部 3 b を 有している。

互いに異なる図形の協画データが転送されるよう に構成されている。

この場合、複数のパッファメモリ M 1 ~ M 4 と、複数の電子線描画系 A および B の電子線制卸信号発生部 2 a および 2 b の複数のパッファメモリ M 1 ~ M 4 に対する接続を個別に切り接える切接制卸部 1 2 が介設されており、複数の電子線制卸信号発生部 2 a および 2 b は、互いに競合することなく、複数のパッファメモリ M 1 ~ M 4 の任意の一つに接続される構造とされている。

また、上記の各部は制御計算機 1 3 によって統括して管理されるように構成されている。

以下、本実施例の作用について説明する。

技描画物 9 a および 9 b の各々に異種の半導体 果子を混在させて形成する場合を考える。

まず、電子線強価部3 a および3 b には、表面に底電子線レジストが塗布された半導体ウェハなどの技術画物 8 a および 9 b がセットされ、この被衝画物 9 a および 9 b の各々における複数の矩

されている.

でして、電子線 4 a および 4 b b から数子光線 8 a および 8 b を様で、、 数電子光線 7 で 8 a および 8 b を様で、 数でで 2 を接近で 2 を接近で 2 を 2 を 3 を 3 を 4 を 4 を 4 を 5 を 5 を 5 を 6 を 6 を 6 を 6 を 6 を 6 を 7 を 7 を 7 を 8 a および 8 b に 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1 0 を 1

一方、前記描画データ格納部1と、複数のパッファメモリM1~M4との間には、切換制御部1 1が介数されており、描画データ格納部1から複数のパッファメモリM1~M4の各々に対して、

形の素子形成領域の各々に形成すべき半導体素子 の種類および配列情報などは、予め制御計算機 1 3 によって把題されている。

次に、制御計算機13によって初換制御部11 を適宜制御することにより、被協画物9 a および 9 b に形成すべき複数種の半導体素子に対応する 複数の異なる協画データは描画データ格納部1か ら複数のパッファメモリM1~M4に個別に転送 されてそれぞれ保持される。

その後、切換制御部12を適宜作動させることにより、複数の電子線描画系AおよびBの電子線制御信号発生部2aおよび2bは、それぞれ、複数のパッファメモリM1~M4の一つに競合しないように接続される。

たとえば、図示の状態では、電子線制御信号発生部 2 aおよび 2 b は、それぞれパッファメモリ M 1 およびパッファメモリ M 3 に接続されている。

さらに、電子線播画部3aおよび3bにおいては、セットされた被描画物9aおよび9bの互いに異なる種類の半退体来子を形成すべき素子形成

領域が、制御計算機13に把握されている配列情報に基づいて電子充学系8aおよび8bの電下に位置決めされる。

そして、電子線描面系Aにおいては、電子線 御信号発生部2aがバッファメモリM1にアクセスして得られる描面データに基づいて電子光学系 8aを制御することにより、被機面物 9aの所定 の一つの素子形成領域に電子線 10aによって所 定の図形が描面され、鉄業子形成領域の表面に塗 市されている感電子線レジストが所定の図形に蘇 先される。

関時に、電子線描

翻系 B においては、電子線割

翻信号発生部 2 b が接続されるパッファメモリ M
3 に保持されている描画ゲータに基づいて電子光

学系 8 b を制御することにより、接続画物 9 b の 所定の関形が電子線 1 0 b によって描画され、被 値画物 9 b の表面に整布されている底電子線レジストが所定の関形に露光される。

その後、切換制御郎12を適宜制御することに

これにより、単位時間当たりに電子線機関によって露光処理される被機関物 8 a および 9 b の数。 骨を増加させることができる。

(2)、前記(1)の結果、異種の半導体楽子が混在して形成される半導体ウェハなどの被描画物 3 a および 9 b の単位時間当たりの露光数型を増加させる目的で、複数の高価な電子線描画系 A および B の数を必要以上に増加させる必要がなく、電子線描画数置の性極当たりの価格を低減することができる。

以上本発明者によってなされた発明を実施例に

このように、本実施例においては、以下の効果 を得ることができる。

(1). 複数の電子線描画系 A および B の電子線制即信号発生部 2 a および 2 b が、複数のバッファメモリ M 1 ~ M 4 のいずれにも接続可能にされているので、電子線制御信号発生部 2 a および 2 b の複数のバッファメモリ M 1 ~ M 4 に対する接続を、

基づき具体的に説明したが、本発明は前記実施例 に限定されるものではなく、その要旨を逸散しない範囲で種々変更可能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体数置の製造における電子機構先技術に適用した場合について説明したが、これに限定されるものではなく、電子線の照射による所定の関形の協画技術に広く適用できる。

(発明の効果)

本頭において開京される発明のうち代表的なものによって得られる効果を簡単に設明すれば、下記の通りである。

すなわち、所定の機関データに基づいて制御される電子線によって被機関物に所定の図形を機関する複数の電子線機関系と、前配機関データを保持した機関データ格納部と複数の前記電子線機関系との間に介設され、抜権型データを持ちの数となる前記機関データを一時的に保持する複数

特開昭63-208215 (5)

代理人 弁理士 小 川 路



